Equipo "A" Medio sumador integrantes:vera rocha daniela macias torres andrea valencia pallares valeria

La alta velocidad de 4 bits Sumadores completos binarios  83A CON MIRADA DE TRANSPORTE INTERNO, POR DELANTE ACEPTAN DOS PALABRAS DE 4 BITS BINARIOS (AO-3A-BO-B3) y una de entrada de acarreo, (0) generan las salidas de suma binarios y el acarreo de salida desde el bit más significativo operan ya sea con operando bajos y altos, o ACTIVOS. Lógica  positiva o negativa.

El 283 se recomienda para los nuevos diseños que cuenta con pines de alimentación esquina estándar.

*PALABRAS DE 4 BITS
4 bits es un adjetivo usado para describir enteros, direcciones de memoria u otras unidades de datos que comprenden hasta 4 bits de ancho, o para referirse a una arquitectura de CPU y ALU basadas en registros, bus de direcciones o bus de datos de ese ancho.

El Intel 4004, el primer microprocesador comercial de único chip, fue una CPU de 4 bits. (El F14 CADC fue creado un año antes, pero su existencia fue clasificado). También, el procesador Saturno HP48 (comúnmente utilizado en calculadoras científicas) es básicamente una máquina de 4 bits, aunque utiliza varias palabras múltiples juntas, por ejemplo, su direccionamiento de memoria es de 20 bits.

*BIT MÁS SIGNIFICATIVO

bit más significativo, most significant bit (MSB), en sus siglas en inglés, es el bit, que de acuerdo a su posición, tiene el mayor valor. En ocasiones, se hace referencia al MSB como el bit del extremo izquierdo.

Refiriéndose a los bits específicos dentro de un número binario, a cada bit se le asigna un número de bit, creando un rango desde cero an

*LOGICA POSITIVA Y NEGATIVA

Lógica Positiva

En esta notación al 1 lógico le corresponde el nivel más alto de tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas bajo (que bien podría ser negativo), pero que ocurre cuando la señal no está bien definida...?. Entonces habrá que conocer cuales son los límites para cada tipo de señal (conocido como tensión de histéresis), en este gráfico se puede ver con mayor claridad cada estado lógico y su nivel de tensión.

Lógica Negativa

Aquí ocurre todo lo contrario, es decir, se representa al estado "1" con los niveles más bajos de tensión y al "0" con los niveles más altos.

Por lo general se suele trabajar con lógica positiva, y así lo haremos en este tutorial, la forma más sencilla de representar estos estados es como se puede ver en el siguiente gráfico.

*OPERANDOS BAJOS, ALTOS Y ACTIVOS

Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las síncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T yD.

DIAGRAMA DE CONEXIÓN

                   

SIMBOLO LOGICO 

 CODIGO DE PEDIDO

PKGS	PIN OUT	GRADO COMERCIAL Vcc= +5.0V +_5%, TA= 0’C to+70’C	GRADO MILITAR Vcc=+5.0V+_10%, TA=-55’C to+125’C	PKG TYPE
Plastica DIP (P)	A	7483APC, 74LS83APC		9B
Ceramic  DIP (D)	A	7483ADC. 74LS83ADC	5483ADM, 54LS83ADM	6B
Flatpak (F)	A	7483AFC, 74LS83AFC	5483AFM, 54LS83AFM	4L

CARGA DE ENTRADA

NOMBRES PIN	DESCRIPCIÓN	54/74 (U.L.) ALTA/BAJA	54/74LS (U.L.) ALTA/BAJA
A0-A3 B0-B3 C0 S0-S3 C4	A Entradas del operando B Entradas del operando Acarreo de entrada. Salida de suma Llevar a la salida.	1.0/1.0 1.0/1.0 1.0/1.0 20/10 10/5.0	1.0/0.5 1.0/05 0.5/0.25 10/5.0 (2.5) 10/5.0 (2.5)

DESCRIPCION FUNCIONAL

LA 83A AÑADE 3 PALABRAS DE 4 BITS BINARIOS AYB MAS EL ACARREO ENTRATE, LA SUMA BINARIA APARECE EN LAS SALIDAS DE SUMA 50-53 Y  LAS SALIDAS C4

CO+(AO+BO)+2(A1+B1)+4(A2+B2)+8(A3+B3)=S0+2S1+4S2+BS3+16C4

DONDE (+) = MAS

DEBIDO, A LA FUNCION DE COMPLEMENTO BINARIO DE LA SIMETRIA DEL 83a, puede que sea con todas las entradas y salidas de alta (LOGICA POSITIVA) activo o con todas las entradas y las salidas en Bajo  (lógica negativa). Tenga en cuenta que con entradas altas activas

Por lo tanto Col. Ao,Bo puede asignarse arbitrariamente en los pines 10,11,13 etc.

(TABLA DE VERDAD)

H= NIVELES ALTOS DE VOLTAJE

L= NIVEL BAJO DE VOLTAJE

IN   PUTS	OUT   PUTS
C0 A0 A1 A2 A3 B0 B1  B2  B3 L     L   H   L    H   H    L    L    H 0     0   1   0    1   1    0    0    1 1     1   0   1    0   0    1    1    0	S0 S1 S2 S3 C4 H   H    L    L    H 1    1    0    0    1 0     0    1    1    0

Niveles lógicos

Activo alto

Activo Bajo

TABLA DE VERDAD.
                       

DIAGRAMA LOGICO

CARACTERISTICAS DC SOBRE EL RANGO DE TEMPERATURA DE 54/74 54/74/5

SIMBOLO	PARAMETROS	MIN. MAX	MIN.MAX	UNIDAD	CONDICION
LOS	CORTO CIRCUITO SALIDA XM CORTO CIRCUITO SALIDA XC	-20   -55 -18   -55	-20 -100 -20 -100	mA	VCC=MAX
LOS	CORTO CIRCUITO SALIDA XC CORRIENTE EN C4	-20   -70 -18  -70	-20  -100 -20 - 100	mA	VCC=MAX
LCC	CORRIENTE DE MX			mA	VCC=MAX ENTRADAS=GND(‘LS83A)                     =4.5V (`83A)

CARACTERISTICAS AC Vcc= 5.0v TA= 25*C

SIMBOLO	PARAMETRO	54/74 Cl=15 Pf Rl=400ohm MIN MAX	54/74LS Cl= 15 pf MIN    MAX	UNIDADES	CONDICIONES
tpLH          tpLH	Retardo de programación C0 + c4	21            21	24              24	ns	Figs=3-1 3-20
tpLH          tpLH	Retardo de programación Ano r Bn to Sn	24            24	24              24	ns	Figs=3-1 3-20
tpLH          tpLH	Retardo de programación C0 to C4	14             16	17              17	ns	Figs=3-1  3-5 Rl= 780 ohm
tpLH          tpLH	Retardo de programación Ano r Bn to C4	14              16	17              17	ns	Figs=3-1  3-5 Rl= 780 ohm

DECIDIFICADOR , EQUIPO G :GONZALES REYNOSO ALEJANDRO ULISES , GUAPO TOLEDO ULISES AZAEL , SANCHEZ GARCIA DIEGO

El Decodificador 

Es un circuito combinacional cuya funcion es inversa ala de un codificador esto es , esto convierte un codigo binario de entrada de N bits de  entrada y M lineas de salida , tales que cada linea de salida sera activada para tener una sola de las combinaciones pocibles de entradas. Estos circuitos normalmente, se suelen encontrar como decodificador  demultiplexor.

Un decodificador tambien puede utilizarse para implementar funciones logicas en las formas SOP, basta colocar una compuerta OR que tome todas las salidas correspondientes .

Tambien se utiliza para poder decodifcar todas las combinaciones de 4 bits ,para cualquier codigo dado en las entradas solo se activa una de las pocibles dieciseis salidas.

Si requerimos de una salida a nivel bajo , el decodificador se puede implantar con puertas NAND e inversores uno por cada salida .

Tabla de verdad para el decodificador de 2 a 4 líneas

 Entradas     Salidas

A0 0 0 1 1

A1 0 1 0 1

D3 0 0 0 1

D2 0 0 1 0

D1          0          1          0          0

D0         1          0          0          0

CARACTERISTICAS 

Tienen como funcion detectar la precensia de una determinada combinacion de bits en sus entradas y señalar la presencia de este codigo mediante un cierto nivel de salida.Un decodificador posee N lineas de entrada para gestionar N bits y en una de las 2 lineas de salida indica la presencia de un a o mas combinaciones de N bits.

PARTE INTERNA 

El decodificador recibe en su entrada el numero que sera visualizado en el display posee 7 salidas,una para cada segmento.Para un valor de entrada , cada salida toma un estado determinado (activa o desactiva).

TIPOS DE DECODIFICADORES 

Decodificadores binarios básicos.

Cuando se quiere determinar cuando por ejemplo aparece 1001 en las entradas de un circuito digital. Todas las entradas de la puerta AND están a nivel ALTO ya que dicha puerta produce una salida a nivel ALTO.

El decodificador de 4 bits 

Se utiliza para poder decodificar todas las combinaciones de 4 bits.

Para cualquier código dado en las entradas solo se activa una de las posibles dieciséis salidas. Si requerimos una salida a nivel bajo, el decodificador de puede implementar compuertas NAND e inversores, uno por cada salida.

APLICACIONES

Los Decodificadores se emplean fundamentalmente para seleccionar los diferentes puertos de e/s (entrada / salida ) y asi la computadora puede comunicarse con los diferentes dispocitivos externos.Estos decodificadores son conocidos como decodificador de direcciones de puertos.

Decodificador, Equipo J: Landeros Jaime Francisco, Garcia Rosas Oscar, Nieto Ramirez Jesus Alejandro

Decodificador

Un decodificador o descodificador es un circuito combinacional, cuya función es inversa a la del codificador, esto es, convierte un código binario de entrada (natural, BCD, etc.) de N bits de entrada y M líneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2^N), tales que cada línea de salida será activada para una sola de las combinaciones posibles de entrada. Estos circuitos, normalmente, se suelen encontrar como decodificador / demultiplexor. Esto es debido a que un demultiplexor puede comportarse como un decodificador.

Si por ejemplo tenemos un decodificador de 2 entradas con 2²=4 salidas, su funcionamiento sería el que se indica en la siguiente tabla, donde se ha considerado que las salidas se activen con un "uno" lógico:

Tabla de verdad para el decodificador de 2 a 4 líneas

Entradas         Salidas

A0        A1        D3       D2       D1       D0

0          0          0          0          0          1

0          1          0          0          1          0

1          0          0          1          0          0

1          1          1          0          0          0

El decodificador recibe en su entrada el número que será visualizado en el display. Posee 7 salidas, una para cada segmento. Para un valor de entrada, cada salida toma un estado determinado (activada o descativada). 

La entrada consiste en 4 patas o pines donde el decodficador recibe los números binarios. Podemos ingresar valores de 0 a 9 en formato binario. 

Para ingresar un "0" en un pin, conectaremos el mismo al terminal negativo de la fuente. Para ingresar un "1", vamos a conectarlo al terminal positivo. En el tutorial estoy utilizando un decodificador TTL, por lo que la fuente debe ser de 5v .

Como es un decodificador 74LS47? El dispositivo viene en un encapsulado DIP16. Sus pines o patillas son:

·         Entradas: 4 pines de entrada para ingresar el dígito a mostrar en binario.

·         Salidas: 7 pines de salida, uno para cada segmento.

·         Control: 3 pines de control. Por el momentos no entraremos en detalle para que se utilizan.

·         Alimentación: 2 pines para alimentación, fuente (+) y fuente (-).

El 'LS48 traduce 4 lineas de de datos de entrada en BCD (8421) en códigos numéricos de 7 segmentos y provee a las 7 correspondientes salidas de resistencias pull-up. estas salidas pueden servir como señales lógicas, con una salida HIGH (estado alto) correspondiente al segmento encendido, o puede proveer 1,3 mA para activar el segmento a través de la base de un transistor npn. Las entradas auxiliares proveen prueba de lámpara, parpadéo y funciones de supresión de cero.

El 'LS48 decodifica la entrada según el patrón indicado en la tabla de verdad.

El 'LS48 traduce 4 lineas de de datos de entrada en BCD (8421) en códigos numéricos de 7 segmentos y provee a las 7 correspondientes salidas de resistencias pull-up. estas salidas pueden servir como señales lógicas, con una salida HIGH (estado alto) correspondiente al segmento encendido, o puede proveer 1,3 mA para activar el segmento a través de la base de un transistor npn. Las entradas auxiliares proveen prueba de lámpara, parpadéo y funciones de supresión de cero.

El 'LS48 decodifica la entrada según el patrón indicado en la tabla de verdad.

Un circuito decodificador completo genera todos los productos fundamentales

(mini términos) de las variables de entrada. Cuando las salidas del decodificador son activas a nivel bajo, para realizar la función en suma de productos basta con conectar las salidas correspondientes

a los mini términos de la función usando puertas NAND:

Por ejemplo: F(X, Y, Z) = S m (0, 3, 6)

A veces puede ocurrir que necesitemos decodificar más líneas de las que nos

permite nuestro circuito, se bebe entonces construir un decodificador de mayor tamaño usando decodificadores de menor tamaño:

Por ejemplo para 4 bits (X, Y, Z, W)

TABLA DE VERDAD
ENTRADA				SEGMENTOS
A1	B1	C1	D1	A	B	C	D	E	F	G
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	0	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	0	0	1	1