Producto velocidad- potencia: spp. Equipo "E"

Equipo: “E”

Integrantes: Castañeda Martínez Carlos

Montecillo Mancera Andrés

García rosas Oscar David

Ensayo

Producto velocidad- potencia: spp

En este ensayo nuestro equipo concluyo que en este tema veremos lo que son series de dispositivos lógicos derivados de algunos libros y fuentes de internet como este tema lo podemos encontrar en el libro “electrónica digital”.

El parámetro spp es el producto del retardo de propagación por la disipación de potencia; todo esto como ya lo mencionamos en un distinto para compartir series de dispositivos lógicos; es una energía y se expresa en Julios cuanto menor sea el spp mejores características representa el dispositivo lógico.

Este tema también deriva varios subtemas los cuales completan la información y la explicación del tema nos ayudaran como complementos para poder comprender este tema los subtemas son los siguientes:

·         El FAN-OUT de una compuerta lógica es el número máximo de entradas de las familias de circuitos integrados de la misma serie que la salida de la puerta puede gobernar. Se puede deducir de las corrientes de entrada y salida.

·         Disipación de potencia es la potencia que consume una puerta lógica; es el producto de su tensión de alimentación por la corriente media de alimentación

·         Tiempo de retardo de propagación es el tiempo que debe transcurrir para que produzca un cambio en la salida una vez que sea a aplicado una señal en la entrada.

En este tema de producto, velocidad - potencia: spp  también tenemos formulas diagramas y algunos ejemplos que nos ayudaran a comprender mejor nuestro tema y tener una mejor calidad de trabajo.

La electrónica digital deriva este tema cuyo objetivo es comprender y saber comparar series de dispositivos lógicos y a su vez verificar y saber manejar las formulas y los diagramas que se presentan en este tema

La compuerta básica TTL es un circuito modificado de la compuerta DTL. Los emisores múltiples en el transistor Q1 están conectados a las salidas. Estos emisores se comportan la mayor parte del tiempo como los diodos de entrada en la compuerta DTL ya que forman una junta pn con su base común. La junta base-colector del Q1 actua como otro diodo de junta pn correspondiente al D1  la compuerta DTL el transistor Q2 remplazan el segundo diodo, D2 en la compuerta DTL. La salida de la compuerta TTL se toma  del colector abierto de Q3. Debe insertarse un resistor externo conectado al Vcc al paquete IC para que la salida se “levante” al nivel de alto voltaje cuando Q3 se apaguen otra forma, la salida actúa como un circuito abierto. Más adelante se dará la razón para no proporcionar el resistor en forma interna.

Los dos niveles de voltaje de la compuerta TTL son 0.2V para el nivel bajo y de 2.4 a 5V para el nivel alto. El circuito básico en una compuerta. NAND si cualquier entrada esta baja, la junta corresponde a base-emisor  en Q1 tiene tendencia hacia adelante. El voltaje en base de Q1 es igual al voltaje de entrada de 0.2V mas una caída VBE de0.7 ó 0.9V con un objeto de que Q3 inicie la conducción, la trayectoria de Q1 a Q3 debe sobrepasar un potencial de una caída en diodo  en la junta pn de base -colector de Q1 y dos caídas VBE en Q2 y Q3, o 3x0.6=1.8V ya que no puede conducir y está en corto. El nivel de salida será alto si se conecta un resistor externo entre la salida y Vcc con un circuito abierto si no se usa un resistor.

Si todas las entradas son altas, tanto Q2 como Q3 conducen y se saturan. El voltaje de base Q1 es igual al voltaje atraves de su junta pn base-colector más dos caídas VBE en Q2 y Q3, o cerca de 0.7x3=2.1V ya que todas las entradas están altas y son mayores que 2.4V las juntas de base-colector de Q1 están todas en vías en reversa. Cuando el transistor de salida Q3 se satura (siempre que tenga una trayectoria de corriente), el voltaje de salida pasa abajo en 0.2V. estos confirma las condiciones de una operación NAND